1.PCB概念
PCB（Board），中文名称为印刷电路板，又称印刷电路板、印刷线路板，是一种重要的电子部件，是电子元器件的支撑体，也是电子元器件电气连接的提供者。因其采用电子印刷技术制成，故称“印刷”电路板。
2. PCB在各类电子设备中的作用和功能
1、焊盘：为集成电路等各种电子元器件的固定、组装提供机械支撑。
2、布线：实现集成电路等各种电子元器件之间的布线、电气连接（信号传输）或电气绝缘。提供所要求的电气特性，如特性阻抗等。
3、绿墨及丝印：为自动组装提供阻焊图形，为元器件插装、检查、维修提供识别字符及图案。
3. PCB技术发展概况
从1903年到现在，从PCB组装技术的应用发展来看，可以分为三个阶段。
1. 通孔技术（THT）阶段PCB：
1、金属化孔的作用：
(1).电气互连---信号传输;
（2）支撑元件---引脚尺寸限制了通孔尺寸的减小；
a.销钉的刚度；
b. 自动插入的要求。
2.增加密度的方法：
（1）减小器件孔尺寸，但受元件引脚刚度和插装精度限制，孔径≥0.8mm；
（2）减小线宽/线距：0.3mm-0.2mm-0.15mm-0.1mm；
（3）增加层数：单面-双面-4层-6层-8层-10层-12层-64层。
2.表面贴装技术（SMT）阶段PCB：
1、过孔的作用：仅起电气互连作用。孔径可尽量小，也可塞孔。
2、增加密度的主要途径：
（1）过孔尺寸大幅减小：0.8mm-0.5mm-0.4mm-0.3mm-0.25mm
（2）过孔的结构发生本质变化：
a.埋盲孔结构的优点：提高布线密度1/3以上，缩小PCB尺寸或减少层数，提高可靠性，改善特性阻抗控制，减少串扰、噪声或失真（由于线路短、孔小）。
b. 焊盘上的孔消除了中继孔和连接。
（3）减薄：双面板：1.6mm-1.0mm-0.8mm-0.5mm
（4）PCB平整度：
a.概念：PCB基材的翘曲度与PCB板上连接焊盘表面的共面性。
b. PCB翘曲是热和机械因素引起的残余应力的综合结果。
c.连接板表面处理：喷锡、化学镀NI/AU、电镀NI/AU…
3.芯片级封装（CSP）阶段PCB：
CSP开始进入快速转型发展时期，将推动PCB技术不断进步，PCB行业将迈向激光时代、纳米时代。
4. PCB表面涂装技术
PCB表面涂覆技术是指除阻焊涂覆（也是保护）层之外还能用于电气连接的可焊涂覆（镀）层和保护层。
按用途分类：
1、用于焊接：铜表面必须有镀层保护，否则在空气中容易氧化。
2、对于连接器：电镀Ni/Au或化学镀Ni/Au（硬金，含P和Co）。
3.用于导线焊接：导线加工工序。
热风整平（HASL 或 HAL）
从熔融的 Sn/Pb 焊料中出来的 PCB 被热风 (230°C) 弄平。
1.基本要求：
（1）.Sn/Pb=63/37（重量比）
（2）涂层厚度至少>3um
（3）避免形成不可焊的Cu3Sn。形成Cu3Sn的原因是锡不足，如Sn/Pb合金镀层太薄，焊点由可焊—不可焊的Cu3Sn组成。
2.工艺流程：
除防腐剂--清洁板面--印阻焊剂及字符--清洁--涂助焊剂--热风整平--清洁。
3.缺点：
a.铅锡表面张力太大，易形成龟背现象。
b.焊盘表面不平整，不利于SMT焊接。
化学镀Ni/Au是指在PCB连接焊盘上化学镀Ni（厚度≥3um）后再镀上0.05-0.15um的薄金层，也可以镀上0.3-0.5um的厚金层。由于化学镀层均匀、共面性好，能提供多次焊接性能，有推广应用的趋势。其中，薄金镀层（0.05-0.1um）是为了保护Ni的可焊性，而厚金镀层（0.3-0.5um）是为了引线键合工艺。
1、Ni层的作用：
a.作为Au与Cu之间的隔离层，阻止两者互相扩散，造成扩散区疏松。
b.作为可焊涂层，厚度至少应>3um。
2. Au的作用：
Au为Ni的保护层，厚度在0.05-0.15之间，不能太薄，因为金孔隙率大，太薄则不能很好地保护Ni，容易引起Ni氧化；厚度不能>0.15um，因为焊点中会形成金铜合金（易碎），焊点中Au含量超过3%时，可焊性会变差。
电镀镍/金：
镀层结构与化学Ni/Au基本相同，但由于采用电镀方式，镀层的均匀性较差。
5.PCB设计输出制作文件的注意事项
1.需要输出的图层有：
(1).布线层包括顶层/底层/中层布线层；
（2）.丝印层包括顶层丝印/底层丝印；
（3）阻焊层包括顶层阻焊层和底层阻焊层；
（4）.电源层包括VCC层、GND层；
(5).另外还需生成钻孔文件。
2、如果电源层设置为Split/Mixed，则每次输出光刻文件之前，在窗口中选择此项，并把PCB图中使用的Plane覆铜；如果设置为，则在设置Layer项时，选择Plane，并在层中选择Pads and Vias。
3.在设备设置窗口中，单击“设置”，将的值更改为199。
4.设置各层的Layer时进行选择。
5、设置丝印层Layer的时候，不要选中丝印层顶层、底层、Text Line。
6、设置阻焊层时，选择vias表示过孔不加阻焊，一般过孔都有阻焊层覆盖。
6. 安全标志要求
1、保险丝的安全标签是否齐全？保险丝附近是否有6个完整的标签，包括保险丝序列号、保险丝特性、额定电流值、防爆特性、额定电压值、英文警告标签。例如F101 F3.15AH，“有火灾风险，仅带保险丝和保险丝”。如果PCB上没有空间布置英文警告标签，英文警告标签可以放在产品的说明书里。
2、用高压警告符号在PCB上标记危险电压区域。PCB的危险电压区域应与安全电压区域用40mil宽的虚线隔开，并印有高压危险标志和“！”。
3、主、副边隔离区标记清晰。PCB的主、副边隔离区标记清晰，中间有虚线标记。
4、PCB板安全标记应清晰、齐全。
7. PCB EMI 设计
PCB设计中最常见的问题就是信号线穿越分地或者电源引起的EMI，为了避免这种EMI问题，下面将介绍PCB设计中EMI设计的标准步骤。
1.IC电源处理
确保每个IC电源PIN都有0.1μF的去耦电容。对于BGA CHIP，要求在BGA的四个角分别有8个0.1μF和0.01μF的电容。特别注意在走线的电源处，比如VTT等处加滤波电容，这不仅影响稳定性，对EMI也有很大影响。一般去耦电容还是需要按照芯片厂家的要求来。
2.时钟线处理
1.建议先跑时钟线。
2、频率大于等于66M的时钟线，每条线过孔数量不要超过2个，平均不要超过1.5个。
3、频率低于66M的时钟线，每条线过孔数量不要超过3个，平均不要超过2.5个。
4、对于长度超过20M的时钟线，若频率大于20M，则过孔数量不得超过2个。
5、时钟线若有过孔，应在过孔相邻位置的第二层（地层）与第三层（电源层）之间增加旁路电容，如图2.5-1所示，以保证时钟线换层后参考层（相邻层）高频电流的环路连续。旁路电容所在的电源层必须是过孔经过的电源层，且尽量靠近过孔，旁路电容与过孔最大距离不要超过。
6、原则上，所有时钟线都不能跨岛（跨分区），以下是跨岛的四种情况。
时钟、复位、100M以上信号以及一些关键总线信号不能跨平面分配，必须至少有一个完整的平面，最好是GND平面。
时钟信号、高速信号、敏感信号禁止跨分区；
差分信号必须平衡接地，以避免单线交叉分割。（尝试垂直交叉分割）
所有信号的高频返回路径都位于相邻层信号线的正下方。通过在信号下方放置物理层，可以为信号提供直接返回路径，可以显著减少信号完整性和时序问题。当走线和层分离不可避免地交叉时，应使用 0.01 uF 环路电容。如图所示，使用环路电容时，应将环路电容放置在尽可能靠近信号线和层分离交叉点的位置。
6.1 跨岛发生在电源岛之间。此时时钟线走线在第四层背面，第三层（电源层）有两个电源岛，第四层的走线必须跨越这两个岛。
6.2 跨岛发生在电源岛与地岛之间。此时时钟线在第四层背面走线，第三层（电源层）上有一个电源岛中间有一个地岛，第四层的走线必须跨越这两个岛。
6.3 跨岛发生在地岛与地层之间。此种情况下，时钟线在第一层走线，而第二层（地层）中间有一个地岛，第一层的走线必须跨过地岛，相当于把地线打断了。
6.4 时钟线下方无覆铜，若因条件限制无法避免穿过岛，则应保证频率大于等于66M的时钟线不穿过岛。若频率小于66M的时钟线穿过岛，则必须加去耦电容，形成镜像路径。以图6.1为例，在两个电源岛之间，靠近穿过岛的时钟线处放置一个0.1UF的电容。
7. 当面临两个过孔和一个穿透之间的选择时，请选择一个穿透。
8、时钟线应远离I/O侧板边缘走线，不要与I/O线平行走线，如果做不到，时钟线与I/O口线距离应大于50MIL。
9、时钟线在第四层时，时钟线的参考层（电源层）尽量在给时钟供电的电源层上，以其他电源层为参考的时钟越少越好。另外频率大于等于66M的时钟线的参考电源层必须是3.3V电源层。
10、时钟线布线时线间距应大于25MIL。
11、布线时钟线时，进线与出线尽量分开，尽量避免类似图A、C的布线方式，若时钟线需要换层，避免使用图E的布线方式，而应使用图F的布线方式。
12、时钟线与BGA等器件连接时，若时钟线换层，尽量避免使用图G的走线形式，不要在BGA下面走过孔，最好使用图H的走线形式。
13. 注意每个时钟信号，不要忽略任何时钟，包括AUDIO CODEC的时钟。特别注意FS3-FS0。虽然它们名义上不是时钟，但它们实际上是运行时钟，应该引起注意。
14.将时钟芯片的上拉和下拉电阻尽量靠近时钟芯片放置。
3. I/O端口处理
1. PS/2、USB、LPT、COM、SPEAK OUT、GAME 等每个 I/O 口都划分一个地，最左边和最右边的端口用不少于 3 个过孔宽度连接到数字地，其他地方不要连接到数字地。
2. 如果 COM2 端口是针式，请将其尽可能靠近 I/O 地。
3. 将 I/O 电路 EMI 器件尽可能靠近 I/O 放置。
4、I/O端口处的电源层与地层分别标为孤岛，TOP层必须铺地。信号不允许穿过孤岛（信号线直接从PORT处拉出，不要在I/O PORT内长距离走线）。
4. 一些注释
1、设计工程师必须严格遵守EMI设计规范，EMI工程师有检查权，若违反EMI设计规范，EMI测试不合格，责任由设计工程师承担。
2、EMI工程师负责设计规范，如果严格按照EMI设计规范，但EMI测试不合格，EMI工程师负责提供解决方案，并在EMI设计规范中总结。
3、EMI工程师负责每一个外设端口的EMI测试，不得错过任何一个测试。
4、每位PCB设计工程师都有权利对设计规范提出建议和疑问，EMI工程师负责解答疑问，并将工程师的建议经过实验验证后加入到设计规范中。
5、EMI工程师负责降低EMI设计成本，减少磁珠的使用数量。
8. PCB 设计中的 ESD 抑制
PCB布局是ESD保护的关键要素。合理的PCB设计可以减少故障检查和返工带来的不必要成本。在PCB设计中，由于瞬态电压抑制器（TVS）二极管用于抑制ESD放电引起的直接电荷注入，因此克服放电电流产生的电磁干扰（EMI）电磁场效应更为重要。本文将提供可以优化ESD保护的PCB设计指南。
1. 电路环路
电流被感应到电路环路中，这些环路是闭合的，具有变化的磁通量。电流的大小与环路的面积成正比。环路越大，磁通量就越多，从而在电路中感应出更强的电流。因此，必须减小环路面积。
最常见的环路是由电源和地形成的。如果可能的话，可以采用具有电源层和地层的多层PCB设计。多层电路板不仅可以最大程度地减少电源和地之间的环路面积，还可以降低ESD脉冲产生的高频EMI电磁场。
如果不能采用多层电路板，则必须将电源线和地线以网格形式连接。网格连接可起到电源层和地层的作用，各层的印制线通过过孔连接。过孔连接间隔应在每个方向上在6厘米以内。另外，在布线时，将电源和地印制线尽可能靠近放置，也可以减少环路面积。
减少环路面积和感应电流的另一种方法是减少互连设备之间的并行路径。
当必须使用长度超过 30cm 的信号连接线时，可以使用保护线。更好的解决方案是在信号线附近放置一个接地层。信号线应位于保护线或接地层的 13mm 范围内。
将各敏感元件的长信号线（>30cm）或电源线与其地线交叉，交叉线必须从上到下或从左到右按一定间隔排列。
2. 电路连接长度
长信号线也会成为接收ESD脉冲能量的天线，尽量使用较短的信号线可以降低信号线作为接收ESD电磁场的天线的效率。
尝试将互连的设备放置在相邻的位置，以减少互连线的长度。
3. 地电荷注入
直接将 ESD 放电至接地平面可能会损坏敏感电路。使用 TVS 二极管时，应使用一个或多个高频旁路电容。这些电容放置在易损元件的电源和地之间。旁路电容可减少电荷注入，并维持电源和接地端口之间的电压差。
TVS 可分流电感电流，并维持 TVS 钳位电压的电位差。TVS 和电容应尽可能靠近要保护的 IC 放置，并且 TVS 到地路径和电容引脚的长度应尽可能短，以减少寄生电感效应。
9. PCB生产中的Mark点设计
1、PCB必须在板子长边的对角线上有一个Mark点对应整个板子的定位。板上集成电路管脚中心距小于0.65mm的芯片必须在集成电路长边的对角线上有一对Mark点对应芯片的定位；当PCB两边都有SMD元器件时，按此规则在PCB两边都加上Mark点。
2、PCB边缘需留有5mm工艺边（机器夹持PCB的最小间距要求），同时集成电路引脚中心距小于0.65mm的芯片应距板边（含工艺边）大于13mm；板边四角应采用Ф5圆弧倒角。PCB拼接时，考虑到目前PCB翼部弯曲程度，最佳拼接长度在200mm左右（设备加工尺寸：最大长度330mm；最大宽度250mm），尽量不要沿宽度方向拼接，防止生产过程中发生弯曲。
3.MARK点功能及分类
标记点又称参考点，为组装过程中的各个步骤提供共同的可测量点，确保组装中使用的每个设备都能准确定位电路图形。因此，标记点对SMT生产至关重要。
4.我司推荐的MARK点设计规范
1）形状：建议标记点为直径R=1.0mm的实心圆；
2）一个完整的MARK点包括：标记点（或特征点）和开放区域。
3）位置：Mark点位于单板或拼板上对角线相对位置，并尽可能分开；最好分布在最长对角线位置（如MARK点位置图所示）。
4）为保证贴片精度的要求，SMT要求：每块PCB至少要有一对符合设计要求、能被贴片机识别的MARK点，同时必须有单板MARK（拼板时），拼板MARK或组合MARK只起辅助定位作用。
5）拼装时各单板的MARK点相对位置必须一致，拼装过程中不能因为任何原因移动任意单板上的MARK点位置，导致各单板MARK点位置不对称；
6）PCB上所有MARK点只有位于同一对角线上，且成对出现才有效。因此MARK点必须成对出现才能使用（MARK点位置图）。
7）MARK点（开孔区域边缘）距离PCB边缘需≥5.0mm（机器夹PCB的最小间距要求）（如MARK点位置图所示）。
（MARK点位置图）
8）尺寸
A、标记的最小直径为1.0mm，最大直径为3.0mm，同一块印刷电路板上标记的尺寸变化不能超过25微米；
B、特别强调：同一板号PCB上所有mark点尺寸必须一致（包括不同厂家生产的同一板号的PCB）；
C、建议所有标记点的直径设置为1.0mm。
9）开放区域要求
Mark点周围必须有一个没有其他电路特征或标记的开阔区域。开阔区域圆半径r≥2R，R为MARK点半径，当r达到3R时，机器识别效果更佳。
10）材料
标记点可以是裸铜，裸铜应有透明的抗氧化涂层保护。如果使用阻焊层，则阻焊层不应覆盖标记点或其开口区域。
11）MARK点亮度应保持一致。
12）平整度：标记点表面平整度应在15微米以内。
13）对比
A、当标记与印刷电路板的基板材料有较高的对比度时，能达到最佳的识别性能；
B.所有标记点的内背景必须相同。
下面我把别人在这方面的经验总结一下，供大家参考。
MARK点分类：
1）标记点用于锡膏印刷、元器件贴装时的光学定位。根据标记点在PCB上的作用，可分为面板标记点、单板标记点、局部标记点（也称器件级标记点）。
2）拼板工艺边及无需拼板的单板上应至少设置3个标记点，呈“L”型分布，对角线标记点应关于中心不对称。
3）若两面均贴装元器件，则应在两面各做标记。
4）需要组装的板子尽量做标记点，如果没有地方做标记点，就不需要在板上做标记点。
5）对引线中心距≤0.5mm的QFP、中心距≤0.8mm的BGA等器件，应在通过元器件中心点的对角线附近的对角点处设置局部标记点，以利于准确定位。
6）若多块SOP器件彼此靠近（≤100mm）组成阵列，可将其视为一个整体，在其对角线位置设计两个局部标记点。
设计说明及尺寸要求：
1）Mark点形状为直径1mm的实心圆，材质为铜，表面喷锡，注意平整，边缘光滑整齐，颜色与周围背景颜色有明显区别。阻焊开孔与Mark点同心，拼板、单板直径为3mm，局部Mark点直径为1mm。
2）单板上的标记点中心距板边不应小于5mm；工艺边缘上的标记点中心距板边不应小于3mm。
3）为保证印刷和贴片的识别效果，Mark点范围内不能有焊盘、过孔、测试点、走线及丝印logo等，更不能被V-CUT槽割伤，导致机器无法识别。
4）为了增加标记点与基板的对比度，可以在标记点下面铺铜箔，同一块板子上标记点的内底应该一致，即标记点下面铜箔的有无应该一致。
5）单板、拼板的Mark点应设计成元件，局部Mark点应设计成元件封装的一部分，方便标出准确的坐标值进行定位。
PCB 设计的光学参考点！
在贴有SMD元件的PCB上，为了对整块PCB进行定位，通常需要在PCB的四个角放置光学定位点，一般三个就足够了。常见的参考点主要有三种：面板参考点、单元参考点、局部参考点。
基准结构
（1）面板参考点与单元参考点
形状/尺寸：直径40mil的实心圆。阻焊开口：与参考点同心的圆，为参考点直径的两倍。边缘处需有直径2mm的圆形或八角形铜线作为保护圈。同一块板子上的光学定位参考符号的内层背景应相同，即三个参考符号下方铜箔的有无应一致。
（2）本地参考点
对于间距≤0.4mm的QFP和间距≤0.8mm的BGA、CSP、FC等器件，需放置局部参考点。
尺寸/形状：直径 40 毫米的实心圆形。
阻焊开窗：尺寸按普通焊盘加工，不需要外层铜环。
基准放置：
一般原则：
SMT设备加工的单板必须有参考点，单面参考点数量必须≥3个。
单面布局时，只需在元件面放置参考点。双面 PCB 布局时，两面均需放置参考点。对于两面均放置参考点的情况，除镜像板外，正反面参考点位置必须基本一致。见下图。
（1）面板参考点的放置
拼板需要放置拼板参考点和单元参考点。
面板参考点和单元参考点各有三个，呈“L”型分布在板边上，且距离尽可能远，面板参考点的位置要求如下图A所示。
当使用镜像对称面板时，辅助边上的参考点必须满足翻转后重叠的要求，见下图B
（2）单元板参考点的放置
参考点共有三个，呈“L”型分布在板边上，每个参考点之间的距离要尽量远，参考点与板边的距离必须大于5mm，如果不能保证四个边都符合要求，至少传输边要符合要求。
10.时钟PCB布线设计注意事项
布局
在时钟晶振下面铺地的好处：晶振内部的电路会产生射频电流，如果晶振被封装在金属外壳中，那么直流电源引脚就是晶振内部直流电压的参考点，也是射频电流环路的参考点。外壳的射频辐射产生的瞬态电流通过地平面释放。简而言之，金属外壳就是一个单端天线。最近的镜像层、地平面层，有时两层或多层就足以作为射频电流到地的辐射耦合。在晶振下面铺地也有利于散热。
时钟电路和晶体下方的接地平面将提供成像平面，可减少相关晶体和时钟电路中产生的共模电流，从而减少射频辐射。接地平面还对差模射频电流具有吸收作用。此平面必须通过多个点连接到完整的接地平面，并且需要多个过孔，这可以提供低阻抗。为了增强此接地平面的效果，时钟生成电路应靠近此接地平面。
共享时钟布线
对于快速上升沿信号和时钟信号，径向拓扑比具有单个公共驱动源的网络串联连接更好。每条走线应根据其特性阻抗终止。
时钟传输线要求及PCB分层
时钟布线原则：在时钟布线层紧邻布置一个完整的图像平面层，以减少布线长度和控制阻抗。
错误的跨层布线和阻抗不匹配可能导致：
11. PCB 堆叠设计
在设计多层PCB电路板之前，设计人员需要首先根据电路的规模，电路板的大小以及电磁兼容性（EMC）的要求来确定电路板的结构，即决定是否使用4层，六层级别的电路，确定这些层的分层。选择多层PCB的堆叠结构。
层布置的一般原则：
1.确定多层PCB的堆叠结构需要从接线的角度来考虑许多因素。他们将集中于分析PCB的接线瓶装与其他EDA工具，以分析电路板的电线密度；基本上确定。
2.在组件表面（第二层）是地面，它为顶层接线提供了一个设备屏蔽层，敏感的信号层应与内部电气层相邻（内部功率/地面层），并且内部电气层的大铜膜应用于在信号层中提供屏蔽层的屏蔽层。这两个内部电气层可以为高速信号传输提供电磁屏蔽，还可以有效地限制两个内部电气层之间的高速信号的辐射，而不会引起外部干扰。
3.所有信号层应尽可能靠近接地平面；
4.避免将两个信号层彼此相邻；
6.考虑到层压结构的对称性。
7.对于主板层的布局，很难控制现有主板上的平行长距离接线，用于董事会级的操作频率以上的时间高于50MHz的情况（可以提及50MHz以下的情况），建议以下布局原理：
组件表面和焊接表面是完整的接地平面（屏蔽）；
没有相邻的平行接线层；
所有信号层应尽可能靠近地面；
临界信号与层相邻，不越过分区区域。
注意：设置特定PCB的层时，您需要根据上述原理灵活地掌握上述原理，请根据板的实际需求确定层的排列，例如，是否需要机械地将其应用于一个点或粘在一个点上。
8.多个接地的内层可以有效地减少地面阻抗。
常用的堆叠结构：
4层板
以下四层板的示例用于说明如何优化各种堆叠结构的布置和组合。
对于常用的4层板，有几种堆叠方法（从上到下）（1）（top），gnd（），power（），（），（2）（top），power（top），gnd（），（）。
（3），（），（），（）的功率层和方案3的地面层缺乏有效的耦合，因此不应采用方案1和方案2。需要放置在顶部和底层上，并且内部功率层和地面层之间的介电厚度很大，并且有必要考虑哪些层对于方案1的信号线较少，底层的信号较少使用了图11-1中所示的堆叠结构，功率层和地面层已经耦合。 考虑到对称性的要求，通常使用方案1。
6层板
在完成4层板的堆叠结构后，使用了以下6层板组合方法的示例，以说明6层板堆叠结构的排列和组合方法和优化方法（顶部），gnd（），（），（），（）。该方案的缺陷也很明显，在以下两个方面都表现出来。 方案2与方案1相比，功率层和地面层是完全耦合的，这比方案1具有某些优势，但是（顶部）和（）和（）和（）和（）和（）和（）信号层是相邻的，信号隔离是较差的，的问题且一个（3）（tops），gnd（），（gnd（），（），（），（）内部电层。尽管可用的层数减少了，但该方案求解了方案1和方案2的常见缺陷。高速信号。
全面考虑所有方案3，这是最优化的，同时，方案3也是对6层板的常用堆叠结构。 - 不同电路的干扰性能和设计重点是不同的，因此这些原理没有确定的优先级，但是确定设计原理2（内部功率层和地面层应紧密耦合）。必须满足。
10层板
典型的10层PCB设计
一般接线序列是顶部 - gnd ---信号层---电源层--- gnd ---信号层---电源层---信号层---
接线序列本身不一定是固定的，但是有一些标准和原理可以约束它：例如，顶层和相邻的图层使用GND来确保板的EMC特征，等
下表提供了多层板堆叠结构的参考方案，以供参考。
PCB设计堆叠结构改进案例（来自技术）
该产品在测试过程中有8组网络端口和光端口，发现第八组光学端口之间的信号调试，芯片无法传达，导致光端口8的调试失败及其其他7组光学端口。
1.确认问题点
根据客户提供的信息，可以确认L6层光端口8和芯片8之间的两个差分阻抗线未被调试；
2.客户提供的堆叠结构和设计要求
改进
影响阻抗信号的因素分析：
电路分析：L56层的阻抗是特殊的，L6层的阻抗是指L5/L7层，而L5层阻抗是指L4/L6层是指彼此的参考层。 5层很容易引起相互干扰，从而影响阻抗的准确性。
L56层具有特殊的设计（这是一个信号层，具有差分阻抗并行设计，并且在相邻阻抗层之间没有参考地面层）。
优化了与客户通信的重叠层，并调整了L45，L56和L67层。
优化的层结构：
优化的阻抗匹配：
改善效果
通过调整层结构，拉出L56层的相邻信号层之间的距离，并解决了由瘀伤引起的全身故障问题。